报告服务热线400-068-7188

AI强攻EDA,无人芯片设计还有多远?

分享到:
20 核芯产业观察 • 2020-03-23 18:28:59  来源:核芯产业观察 E10703G0

作者|张慧娟 来源|核芯产业观察(ID:elecfanscom)

过去十几年,在以消费电子产品为代表的智能化浪潮推动下,半导体产业取得了长足的进步,EDA工具也经历了发展史上最为繁荣的阶段。作为芯片设计生产的必备工具,EDA用不到百亿美金的市场规模,支撑起了几千亿美金集成电路产业的欣欣向荣。

人工智能(AI)、机器学习(ML)成为电子科技深刻变革的主要推动力,它们正在进行更深层次的渗透,从方方面面影响我们的生活。半导体和电子产品继续主导现代生活的同时,AI与ML也在改变背后的设计体系,使其不断推陈出新,成为所有创新的源头活水。

AI、ML使芯片设计生产力产生质的飞跃

AI、ML与EDA方法学的融合是革命性的一步。

近来,两大EDA巨头Cadence(楷登电子)和Synopsys(新思科技)在这方面都有动作,使芯片设计生产力有了质的飞跃。

Cadence发布了基于机器学习引擎的更新版数字全流程工具,同时基于其研发的iSpatial技术,支持全流程集成。这一新版数字全流程采用了支持ML功能的统一布局布线和物理优化引擎等多项技术,吞吐量最高提升3倍,PPA最高提升20%。据了解,这一采用统一的布线和物理优化引擎,已经完成数百次从16nm到5nm及更小工艺节点的成功投片,被证明能够进一步优化功耗、性能和面积,广泛应用于汽车、移动、网络、高性能计算和AI等各个领域。

2

全新Cadence数字全流程的实现包括如下关键技术:

Cadence数字全流程iSpatial技术:iSpatial技术将Innovus设计实现系统的GigaPlace布线引擎和GigaOpt优化器集成到Genus综合解决方案,支持布线层分配,有效时钟偏移和通孔支柱等特性。用户可以使用统一的用户界面和数据库完成从Genus物理综合到Innovus设计实现的无缝衔接。

ML功能:用户可用现有设计训练iSpatial优化技术,实现传统布局布线流程设计裕度的最小化。

优化签核收敛:数字全流程采用统一的设计实现、时序签核及电压降签核引擎,通过所有物理、时序和可靠性目标设计的同时收敛来增强签核性能,帮助客户降低设计裕度,减少迭代。

Cadence这一全新发布的重大意义在于:它实现了数字全流程基于机器学习引擎,包括Innovus设计实现系统、Genus综合解决方案、Tempus时序签核解决方案和Voltus IC电源完整性解决方案,覆盖数字设计前端、后端、综合、电源完整性、signoff等。与传统EDA工具使用的设计方法学引擎相比,新版数字全流程通过iSpatial技术、ML等进行了全面优化,从而提升了设计效率和质量,获得3倍的吞吐量提升。

新思科技推出了自主人工智能应用程序——DSO.ai(Design Space Optimization AI),DSO.ai能够在芯片设计的巨大求解空间里搜索优化目标。通过对芯片设计流程选项的探索,能够自主执行次要决策,而芯片设计工程师可以进行更高阶的操作,从而提升整体的生产力。

DSO.ai采用机器学习技术来执行大规模搜索任务,能够自主运行成千上万的探索矢量,并实时获取千兆字节的高速设计分析数据。DSO.ai引擎通过获取由芯片设计工具生成的大数据流,并用它来探索搜索空间、观察设计随时间的演变情况,同时调整设计选择、技术参数和工作流程,以指导探索过程向多维优化的目标发展。同时,DSO.ai可以自主执行如调整工具设置等次要决策,为开发者减负。

EDA从自动化走向智能化

Cadence全球 AI 研发中心高级 AI 研发总监丁渭滨曾公开分享过Cadence在机器学习领域的定位,分别从 Inside 和 Outside 两方面,他指出:Inside 注重于工具本身,力图让工具更智能,使得用户获得更好的PPA和更快的引擎,从而提升测试和诊断性能表现;Outside 则注重于人,让机器通过学习的方式积累经验,减少人工干预,极大地释放生产力。这也正是EDA工具方角度对于AI能力的诠释:利用 AI 做更智能的芯片设计工具,同时实现以更少的人力、资源、时间投入来设计芯片。

3

新思科技人工智能实验室主任廖仁亿曾表示,EDA未来的终极形式就是AI。在继续提升其设计工具的产品性能时,AI 技术是最重要的力量之一。

新思方面认为,芯片设计是一个蕴藏更多潜在可优化方案的巨大求解空间。在如此巨大的空间进行搜索是一项非常费力的工作,在现有经验和系统知识的指导下仍需要数周的实验时间。此外,芯片设计流程往往会消耗并生成数TB的高维数据,这些数据通常在众多单独优化的孤岛上进行区分和分段。为了创建最佳设计方案,开发者必须获取大量的高速数据,并在分析不全面的情况下,即时做出极具挑战的决策,这通常会导致决策疲劳和过度的设计约束。特别是在当今竞争异常激烈的市场和严格的芯片制造要求下,合格方案和最佳方案之间的差异可能意味着数百MHz性能、数小时电池寿命以及数百万美元设计成本的差距。

通过大规模扩展设计工作流程,DSO.ai让用户能够洞悉难以探索的设计、工艺和技术解决方案空间,帮助芯片设计团队在预算和进度内,将更好性能和更高能效的差异化产品推向市场。

目前看来,市场对于颠覆性的EDA方法学充满了期待。

MediaTek计算和人工智能技术事业部总经理Dr. SA Hwang认为,通过Cadence的Innovus设计实现系统GigaOpt优化器工具新增的机器学习能力,得以快速完成CPU核心的自动训练,提高最大频率,并将时序总负余量降低80%。签核设计收敛的总周转时间可以缩短2倍。

三星电子代工设计平台开发执行副总裁Jaehong Park对两家公司新技术的应用情况分别给出了评价。他认为Cadence的iSpatial技术可以精确预测完整布局对PPA的优化幅度,实现了RTL、设计约束和布局布线的快速迭代,使总功耗减少了6%,且设计周转时间加快了3倍。同时,机器学习能力让三星Foundry 的4nm EUV节点训练设计模型上,实现了5%的额外性能提升和5%的漏电功率减少。

而对于Synopsys的DSO.ai,他表示原本需要多位设计专家耗时一个多月才可完成的设计,采用DSO.ai只要短短3天即可完成。这种AI驱动的设计方法将使三星的用户能够在芯片设计中充分利用其先进技术的优势。

EDA方法学为什么会被AI、ML颠覆?

作为一门AI科学,ML适用于在经验学习中改善具体算法的性能,它能够根据数据以及以往经验,来优化程序的性能标准。在经过大量的训练之后,能够进行自我决策。对于芯片设计工程师来说,每天有大量工作都涉及决策。二者天然存在交汇点。引入ML后,EDA工具变得更加智能,能够以更快的时间提供更优的解决方案。

Cadence的丁渭滨曾以IC设计中的布线为例谈到,这个关键的步骤需要长时间运算才能得到最终结果。随着从7nm到5nm再到 3nm,运行的时间不止是线性增长的问题,伴随而来的还有:前端布线之前做了很多优化,布线之后看到的东西却截然不同。

如何解决这个问题?可能有多种策略:有人会在布线前多留一些裕量,保证后面的跳变少一些,芯片性能也能保证。这样理论上固然可以,但是会浪费资源。另外还有一些策略是局部进行调整,但通常像乱枪打鸟,效率低下。丁渭滨说,像布线这种由几百个甚至更多特征来决定的复杂工作,非常适合引入ML来解决问题。

Synopsys也希望通过最新的DSO.ai充分利用最有价值的资源,释放工程设计创造力。使开发者能够从费时的手动操作中解放出来,新员工也能快速上手且达到经验丰富的专家水平,此外设计和制造的总体成本也被降至最低。

EDA拥抱AI、ML成为必然趋势。

随着AI、ML向各个行业的渗透,下游的场景需求倒推给上游,这意味着芯片的设计也要符合场景需求。

还有一个显著的变化是,越来越多的系统厂商开始涉足芯片设计,他们更多是受应用驱动的思路,这对于EDA工具也是新的挑战。一直以来,EDA厂商与晶圆厂保持着紧密的合作,便于根据先进工艺进行迭代演进,但现在,他们还需要打破传统,协助产业链客户达成及时上市时间、复杂设计、验证及模拟流程,满足市场对产品功能与功耗的要求,以及更为先进的半导体工艺和封装要求。

工程师该为融入AI、ML的EDA工具感到颤抖吗?

设计芯片是一件非常复杂的事情,需要整个设计团队的通力合作,需要每位工程师贡献出自己的经验,进行不断的修正,才能提升芯片PPA。

由于这种经验分散在每个人的大脑中,在实际项目中不论是发现问题还是解决问题,效率提升都是有限的。但是,将ML融入EDA方法学中,机器就可以看到和累积所有人的经验,通过不断地学习变得越来越稳定,逐渐摆脱对人的经验的依赖。丁渭滨指出,如果到了这个阶段,芯片设计就走向了一个新高度,一个崭新的天地。

美国国防部高级研究计划局(DARPA)的电子资产智能设计(IDEA)项目,是 DARPA 电子复兴计划(ERI)六个新项目之一,旨在利用先进的机器学习技术为片上系统(SoC)、系统封装(SiP)和印刷电路板(PCB)打造统一平台,开发完整集成的智能设计流程,从而实现更加自动化的电子设计能力。Cadence通过筛选参与到了这一项目中,并获得了最大一笔项目拨款。

无人芯片设计,毫无疑问是一种更为快速且经济高效地生成新型芯片设计的方法。在通往这一终极目标的道路上,数字全流程的实现具有里程碑意义。但即便如此,芯片设计对于人的经验的仰赖短期内无法通过机器实现,特别是在模拟设计领域。也正是如此,使其成为了DARPA的攻关重点之一。Cadence在模拟设计领域的绝对领先地位,以及使用ML进行芯片设计的创新方向与DARPA相契合,应该是其入围的主要原因。

就像所有行业在转型升级过程中,不可避免会带来劳动力的淘汰,但同时,新的机会也会产生。工程师将承担更复杂、更具创造力的工作,辅以更智能的EDA工具,能够进一步激发创新。

在通往无人芯片设计的道路绝非一片通途,人类在探索AI提高生产率方面还有相当长的路要走。我们今天所看到的变化,也仅仅是冰山一角。但不管怎样,机器学习已经开始在 EDA 领域发挥重要作用了,未来,它还有更多提供颠覆性突破来解决半导体难题的机会。

编者按:本文转载自微信公众号:核芯产业观察(ID:elecfanscom),作者:张慧娟

本文来源核芯产业观察,内容仅代表作者本人观点,不代表前瞻网的立场。本站只提供参考并不构成任何投资及应用建议。(若存在内容、版权或其它问题,请联系:service@qianzhan.com) 品牌合作与广告投放请联系:0755-33015062 或 hezuo@qianzhan.com

p10 q0 我要投稿

分享:
标签: 芯片 设计

品牌、内容合作请点这里:寻求合作 ››

前瞻经济学人

专注于中国各行业市场分析、未来发展趋势等。扫一扫立即关注。

前瞻产业研究院

中国产业咨询领导者,专业提供产业规划、产业申报、产业升级转型、产业园区规划、可行性报告等领域解决方案,扫一扫关注。

前瞻数据库
企查猫
前瞻经济学人App二维码

扫一扫下载APP

与资深行业研究员/经济学家互动交流让您成为更懂趋势的人

作者 核芯产业观察
科技产业资讯
15064
关注
208
文章
1

研究员周关注榜

企查猫(企业查询宝)App
×

扫一扫
下载《前瞻经济学人》APP提问

 
在线咨询
×
在线咨询

项目热线 0755-33015070

AAPP
前瞻经济学人APP下载二维码

下载前瞻经济学人APP

关注我们
前瞻产业研究院微信号

扫一扫关注我们

我要投稿

×
J